칩 안의 배선을 들여다보는 리멤버미입니다. 트랜지스터가 아무리 빨라도 전원이 제대로 도착하지 않으면 원하는 속도로 동작할 수 없습니다. 미세화가 진행될수록 전원을 어디로 보낼지가 소자 구조만큼 중요해집니다.
Backside Power Delivery는 전력 공급 배선을 웨이퍼 후면으로 옮겨, 전면의 신호 배선과 전력망을 분리하는 기술입니다. 트랜지스터에 전원을 안정적으로 전달하면서 신호가 지나는 공간도 확보하려는 접근입니다.
1. 기존에는 전원과 신호가 같은 공간을 쓴다
트랜지스터 위에는 여러 층의 금속 배선이 쌓입니다. 이를 후공정 배선 영역인 BEOL(Back-End-of-Line)이라고 합니다. 이곳에서 회로의 신호가 이동하고, VDD와 VSS도 각 소자로 전달됩니다.
전력망은 큰 전류를 작은 손실로 보내야 하므로 넓고 저항이 낮은 배선을 원합니다. 반면 신호망은 많은 단자를 짧은 경로로 연결해야 합니다. 목적이 다른 두 네트워크가 한정된 배선 자원을 나누어 쓰는 셈입니다.
후면 전력 공급에서는 주된 전력망을 반대편에 배치합니다. 여기서 전면·후면은 소자를 제작하는 웨이퍼의 기준이며, 완성된 패키지의 위아래와 항상 같지는 않습니다. Intel의 PowerVia 원리 설명

2. 전압은 왜 배선을 지나며 낮아질까?
배선에는 저항이 있으므로 전류가 흐르면 전압 강하가 생깁니다.
ΔV = I × R
예를 들어 이해를 위한 가상 조건으로 10mA가 5Ω의 전원 경로를 흐른다면 전압 강하는 50mV입니다. 실제 칩 측정값은 아니지만, 공급전압이 낮은 회로에서 작은 배선 저항도 무시하기 어렵다는 점을 보여 줍니다.
전력망 저항을 낮추면 소자가 받는 전압의 여유를 확보하고, I²R로 나타나는 저항성 손실을 줄일 수 있습니다. 단, 순간적으로 전류가 변할 때의 전원 잡음에는 배선 인덕턴스와 Decoupling Capacitance 등도 관여합니다. IR Drop 하나만 줄였다고 모든 전원 문제가 사라지지는 않습니다.
후면에 전력망을 두면 전원 공급에 적합한 배선을 별도로 설계하고, 전면에서는 신호 배치의 혼잡을 줄일 수 있습니다. 다만 저항이 실제로 얼마나 낮아지는지는 연결 구조와 치수에 달려 있습니다.
3. 뒤쪽에서 소자까지 어떻게 연결할까?
후면 금속만 만들어서는 트랜지스터에 전원이 닿지 않습니다. 웨이퍼를 얇게 가공한 뒤, 후면에서 소자 가까이 연결되는 Via나 Contact가 필요합니다.
한 접근은 매립 전원선(Buried Power Rail, BPR)을 두고 미세한 관통 연결로 후면 전력망과 잇는 것입니다. 다른 접근에서는 소자의 Source/Drain에 후면 Contact를 연결합니다. BPR이 모든 후면 전력 공급 구조의 필수 부품인 것은 아닙니다.
실제 공정에는 지지용 웨이퍼 접합, 후면 박막화, 절연과 정렬 관리가 들어갑니다. 소자에 가깝게 가공하므로 두께 편차와 식각 오차를 정밀하게 제어해야 합니다. imec의 후면 전력망과 BPR·nano-TSV 설명

4. 트랜지스터를 바꾸는 기술과는 다르다
GAA가 Gate의 채널 제어 방식을 바꾼다면, 후면 전력 공급은 전원이 소자에 도달하는 경로를 바꿉니다. 서로 다른 문제를 다루므로 함께 적용할 수 있습니다.
전원선이 차지하던 전면 공간을 줄이면 셀을 배치하고 연결할 여지도 늘어납니다. 그러나 셀 면적이나 성능이 언제나 같은 비율로 좋아지는 것은 아닙니다. 논리회로와 SRAM처럼 구조가 다른 회로는 이득도 달라질 수 있습니다.
후면 접근은 검사와 불량 분석 방식에도 영향을 줍니다. 열이 빠져나가는 경로와 패키지 구성까지 함께 검토해야 하므로, 단순한 배선층 추가로 끝나는 변화는 아닙니다. Intel 역시 PowerVia 개발에서 제조뿐 아니라 시험·디버깅 방법을 주요 과제로 설명했습니다. Intel의 공정·검증 개발 설명
전원의 길도 미세화의 일부다
Backside Power Delivery의 가치는 전력과 신호가 각자의 목적에 맞는 경로를 갖게 하는 데 있습니다. 소자를 작게 만드는 것만으로 부족해진 시대에, 전원 공급 구조를 재설계해 회로의 동작 여유와 배선 자원을 함께 확보하려는 기술입니다.
'기억하고 싶은 지식 > 반도체' 카테고리의 다른 글
| [전자/반도체] Hybrid Bonding이란 무엇인가? 칩과 칩을 직접 붙이는 기술 (0) | 2026.11.07 |
|---|---|
| [전자/반도체] Optical I/O란 무엇인가? 칩 사이 데이터를 빛으로 보내는 이유 (0) | 2026.11.07 |
| [전자/반도체/면접질문] DRAM에서 Refresh가 필요한 이유는 무엇일까? Retention Time의 의미 (1) | 2026.11.05 |
| [전자/반도체/면접질문] HBM은 기존 DRAM과 무엇이 다를까? TSV와 넓은 데이터 통로 (1) | 2026.11.05 |
| [전자/반도체/면접질문] DRC와 LVS는 무엇이며 어떻게 다를까? Layout 검증의 두 질문 (1) | 2026.11.04 |
댓글