반응형 트랜지스터8 [전자/소자/반도체] CFET이란 무엇인가? GAA 다음에는 왜 트랜지스터를 위아래로 쌓을까? FinFET 다음 구조인 GAA Nanosheet는 Gate가 채널의 네 면을 감싸도록 만들었습니다. Gate Control은 좋아졌지만, CMOS의 nFET과 pFET은 여전히 평면에서 각각 자리를 차지합니다.핵심부터 말하면CFET(Complementary Field-Effect Transistor) 은 nFET과 pFET을 나란히 놓는 대신 위아래로 적층하는 구조입니다. 두 소자의 가로 공간을 하나의 Footprint로 겹쳐 Standard Cell 면적을 줄입니다.GAA가 채널을 Gate로 더 잘 제어하기 위한 구조라면, CFET은 GAA 계열 소자를 수직으로 배치해 CMOS의 공간 효율까지 높이려는 접근입니다.GAA Nanosheet에서도 남는 공간은 무엇일까CMOS Inverter는 nFET과 .. 2026. 9. 23. [전자/소자/반도체]MOSFET의 이동도(Mobility)는 왜 전계가 강해지면 감소할까? MOSFET의 Gate 전압을 높이면 채널에 더 많은 전자가 모이므로 Drain 전류도 계속 이상적으로 증가할 것처럼 보입니다. 하지만 실제 소자에서는 Gate 전압이 커질수록 채널의 유효 이동도(Effective Mobility)가 낮아지는 현상이 나타납니다. 전자를 더 강하게 끌어모았는데 왜 오히려 이동은 어려워질까요?핵심부터 말하면Gate 전압이 증가하면 산화막에 수직한 전계(Vertical Field)가 강해지고, 반전층 전자들이 Si-SiO₂ 계면 가까이 압축됩니다. 전자가 계면에 가까워질수록 표면 거칠기와 계면 전하의 영향을 더 자주 받으며 산란합니다. 그 결과 채널 방향으로 이동하는 평균 속도가 전계에 비례해 증가하기 어려워지고, 측정되는 유효 이동도가 감소합니다.이 현상을 Mobility .. 2026. 9. 19. [전자/소자/반도체]트랜지스터의 Off Current(Ioff)는 왜 발생할까? 트랜지스터의 Gate 전압을 꺼짐 조건으로 만들면 Drain 전류도 정확히 0이 될 것처럼 보입니다. 하지만 실제 소자의 전류를 측정하면 매우 작더라도 전류가 남습니다. 이 전류를 보통 Off Current(Ioff) 또는 Off-state Leakage Current라고 부릅니다.핵심부터 말하면트랜지스터는 Gate 전압이 문턱전압(Threshold Voltage, Vth)보다 낮아도 완벽한 절연체가 되지 않습니다. 약한 반전 상태에서 흐르는 Subthreshold Leakage를 비롯해, Drain 전계에 의한 DIBL과 GIDL, 접합 누설, Gate 절연막 누설 등이 Off Current를 만듭니다.Ioff는 하나의 물리 현상 이름이라기보다 정해진 Off Bias 조건에서 측정되는 전체 Drain .. 2026. 9. 18. [전자/반도체] Subthreshold Swing(SS)은 어떻게 계산할까: log(Id)-Vg 그래프에서 읽는 MOSFET의 스위칭 민감도 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 “리멤버미” 입니다. 이전 글에서 Subthreshold Swing, SS 에 대해 알아보았습니다.2026.04.12 - [기억하고 싶은 지식/반도체] - [전자/반도체] 서브스레시홀드(Subthreshold) 영역이란 무엇인가: 꺼진 것 같은데 왜 전류가 흐를까 [전자/반도체] 서브스레시홀드(Subthreshold) 영역이란 무엇인가: 꺼진 것 같은데 왜 전류가 흐를까안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다.반도체 소자 이야기를 하다 보면 서브스레시홀드(Subthreshold), 약반전(weak inversion), off-state leakage 같은 표현을 자주 보게 됩diary.remembermeeternally.com202.. 2026. 4. 12. [전자/반도체] Subthreshold Swing(SS)은 왜 60mV/dec 이하로 내려가기 어려운가 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다. MOSFET의 스위칭 특성을 이야기할 때 자주 나오는 숫자가 있습니다.바로 60mV/dec 입니다. 반도체를 공부하다 보면 “이상적인 MOSFET의 서브스레시홀드 스윙은 상온에서 60mV/dec”라는 말을 정말 많이 보게 됩니다. MIT 강의 자료와 Berkeley 자료도, conventional MOSFET의 SS는 상온에서 60mV/dec보다 더 좋아지기 어렵다는 점을 공통적으로 설명합니다.그런데 처음 들으면 이런 의문이 생깁니다.“게이트를 더 잘 만들면 50mV/dec, 40mV/dec도 가능한 것 아닌가?”“산화막을 더 얇게 하면 무조건 더 가파르게 켜질 수 있는 것 아닌가?”“왜 하필 60이라는 숫자가 그렇게 자주 한계처럼 등장할.. 2026. 4. 12. [전자/반도체] 드레인 유도 장벽 저하(DIBL _ Drain-Induced Barrier Lowering)는 왜 짧은 채널에서 심해지는가 (short-channel effect) 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다. 반도체 소자 이야기를 하다 보면 짧은 채널(short channel)에서 나타나는 여러 현상 중 하나로 DIBL(Drain-Induced Barrier Lowering) 이라는 말을 자주 보게 됩니다.특히 MOSFET 스케일링, 누설 전류, 문턱전압 변화, short-channel effect를 설명할 때 거의 빠지지 않고 등장합니다.그런데 처음 이 개념을 접하면 이런 생각이 들 수 있습니다.“문턱전압은 gate가 정하는 것 아닌가?”“왜 drain 전압이 커졌다고 source 쪽 장벽까지 낮아지지?”“그리고 왜 이 현상이 짧은 채널에서 훨씬 더 심해지는 걸까?”핵심만 먼저 말하면,DIBL이 짧은 채널에서 심해지는 이유는 gate가 혼자 .. 2026. 4. 11. [전자/전기/반도체]Vth를 추출하는 기준 수식들은 무엇인가: 왜 방법마다 값이 조금씩 다를까 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다. 반도체 소자 이야기를 하다 보면 문턱전압(Vth)은 자주 등장하지만, 막상 측정이나 모델링 단계로 들어가면 곧바로 이런 질문이 생깁니다.“그래서 Vth는 정확히 어디서 읽는 값인가?”“왜 논문마다, 장비마다, 추출식마다 Vth 값이 조금씩 다르게 나오지?”이 질문에 대한 가장 중요한 답은 의외로 단순합니다.Vth는 하나의 그래프 위에서 눈으로 딱 찍히는 점이 아니라, ‘어떤 기준으로 문턱을 정의할 것인가’에 따라 추출되는 값이라는 점입니다. MOSFET의 약반전(weak inversion)에서 강반전(strong inversion)으로 넘어가는 전이는 매우 완만해서, ID−VGI_D-V_GID−VG 곡선 위에 “여기가 진짜 문턱”이라고.. 2026. 4. 10. [전자/반도체]문턱전압(Vth)이란 무엇인가: 트랜지스터가 켜지는 진짜 기준 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다. 반도체나 디스플레이, 회로 이야기를 보다 보면 문턱전압(Vth, Threshold Voltage) 이라는 말을 정말 자주 보게 됩니다.MOSFET 설명에서도 나오고, TFT 설명에서도 나오고, 공정이나 소자 특성 그래프를 볼 때도 빠지지 않습니다.그런데 막상 이 개념을 처음 접하면 이런 생각이 들 수 있습니다. “문턱전압이면, 이 전압을 넘는 순간 바로 스위치처럼 켜진다는 뜻인가?”“Vth 아래에서는 전류가 아예 0이고, 위에서는 완전히 ON인 건가?” 결론부터 말하면 그렇게 딱 잘리는 개념은 아닙니다.문턱전압은 트랜지스터가 ‘이제부터 채널이 의미 있게 형성되기 시작한다’고 보는 기준점에 가깝고, 실제 전류는 그 전후에서 연속적으로 변합니.. 2026. 4. 9. 이전 1 다음 반응형
