[전자/소자/반도체]트랜지스터의 Off Current(Ioff)는 왜 발생할까?

트랜지스터의 Gate 전압을 꺼짐 조건으로 만들면 Drain 전류도 정확히 0이 될 것처럼 보입니다. 하지만 실제 소자의 전류를 측정하면 매우 작더라도 전류가 남습니다. 이 전류를 보통 Off Current(Ioff) 또는 Off-state Leakage Current라고 부릅니다.

핵심부터 말하면

트랜지스터는 Gate 전압이 문턱전압(Threshold Voltage, Vth)보다 낮아도 완벽한 절연체가 되지 않습니다. 약한 반전 상태에서 흐르는 Subthreshold Leakage를 비롯해, Drain 전계에 의한 DIBL과 GIDL, 접합 누설, Gate 절연막 누설 등이 Off Current를 만듭니다.

Ioff는 하나의 물리 현상 이름이라기보다 정해진 Off Bias 조건에서 측정되는 전체 Drain 전류에 가깝습니다. 어떤 누설 성분이 지배적인지는 소자 구조, 온도, Gate·Drain 전압과 공정에 따라 달라집니다.

---

꺼졌는데도 채널 전류가 흐르는 이유

MOSFET은 흔히 VGS가 Vth보다 크면 켜지고, 작으면 꺼진다고 배웁니다. 하지만 Vth는 전류가 갑자기 0에서 유한한 값으로 바뀌는 절대적인 경계가 아닙니다. VGS가 Vth보다 낮은 Subthreshold 영역에서도 Source와 Drain 사이에는 확산에 의한 작은 전류가 흐릅니다.

이를 단순화하면 다음과 같은 지수 관계로 이해할 수 있습니다.

ID ∝ exp((VGS − Vth) / (nUT))

여기서 n은 Subthreshold 특성을 나타내는 계수이고, UT는 열전압입니다. 이 관계 때문에 Gate 전압을 낮추면 전류는 빠르게 감소하지만, 유한한 온도에서 곧바로 0이 되지는 않습니다. 또한 온도가 올라가면 일반적으로 Subthreshold Leakage가 증가할 수 있습니다.

---

DIBL은 Off Current를 어떻게 키울까

채널 길이가 짧아지면 Drain 전압이 Source 쪽의 에너지 장벽에도 영향을 줄 수 있습니다. 이를 Drain-Induced Barrier Lowering(DIBL) 이라고 합니다.

Drain 전압이 높아져 Source에서 채널로 전자가 넘어가야 하는 장벽이 낮아지면, 동일한 Gate Off 전압에서도 전자가 더 쉽게 이동합니다. 결과적으로 유효 문턱전압이 낮아진 것처럼 보이고 Subthreshold 전류가 증가합니다.

여기서 중요한 점은 DIBL을 완전히 독립된 누설 통로로만 생각하면 안 된다는 것입니다. DIBL은 Drain 전계가 채널 장벽을 낮춰 기존 Subthreshold 전류를 더 크게 만드는 짧은 채널 효과입니다.

---

GIDL과 접합 누설도 있다

Gate가 낮은 전압이고 Drain이 높은 전압이면 Gate와 Drain이 겹치는 부근에 강한 전계가 형성될 수 있습니다. 이때 Band-to-Band Tunneling에 의해 전류가 발생하는 현상이 Gate-Induced Drain Leakage(GIDL) 입니다. 앞서 작성한 「GIDL은 왜 Gate가 꺼져 있는데도 Drain 누설전류를 만드는가」 글에서 이 메커니즘을 별도로 다뤘습니다.

MOSFET의 Drain-Body 접합은 Off 상태에서 역바이어스되는 경우가 많습니다. 이 접합의 생성·재결합 전류나 결함 관련 누설도 측정된 Ioff에 포함될 수 있습니다. Gate 절연막이 매우 얇거나 높은 전계가 걸리는 조건에서는 Gate Leakage도 전체 대기전류에 영향을 줄 수 있습니다.

TFT에서는 구조와 재료가 MOSFET과 다르므로 누설 성분의 상대적 중요성도 달라집니다. 반도체 내부와 계면의 Trap, Back Channel 상태, Gate-Drain 전계 등이 Off 특성에 영향을 줄 수 있습니다. 따라서 MOSFET의 모든 누설 모델을 TFT에 그대로 대응시키기보다는 해당 소자 구조와 Bias 조건을 함께 봐야 합니다.

---

Ioff는 어떤 조건에서 정의할까

Ioff를 비교할 때는 숫자만 보면 안 됩니다. Gate 전압, Drain 전압, Source와 Body 조건, 온도, 소자 폭과 길이가 함께 정의되어야 합니다. 동일한 소자도 VDS가 커지면 DIBL이나 GIDL의 영향이 커질 수 있고, 측정 온도가 달라지면 Subthreshold와 접합 누설의 크기도 달라질 수 있습니다.

NMOS와 PMOS는 전압의 극성이 다르기 때문에 “Gate가 0 V이면 항상 Off”라고 일반화하기도 어렵습니다. 정확한 비교를 위해서는 각 소자의 지정된 Off Bias에서 전류를 확인해야 합니다.

디스플레이 회로에서는 왜 중요할까

Pixel Circuit의 Switching TFT가 꺼진 뒤에도 누설전류가 흐르면

Storage Capacitor에 저장된 전압이 한 프레임 동안 변할 수 있습니다. 그러면 OLED 구동전류가 달라져 저계조 밝기 오차나 Flicker로 이어질 수 있습니다. 특히 프레임 유지 시간이 길어지는 저주파 구동에서는 저장 노드의 누설 관리가 더욱 중요해질 수 있습니다.

Gate Driver에서도 내부 Floating Node의 전하가 누설되면 TFT의 On/Off 상태가 의도와 달라질 수 있습니다. 따라서 Ioff는 단순한 대기전력 지표를 넘어, 저장 전압 유지와 회로 동작 안정성을 결정하는 항목입니다.

정리하면

트랜지스터의 Off Current는 소자가 불완전해서 생기는 하나의 단순한 전류가 아닙니다. Subthreshold Leakage가 기본적인 채널 누설을 만들고, DIBL은 높은 Drain 전압에서 그 전류를 키울 수 있습니다. 여기에 GIDL, 접합 누설, Gate 누설과 결함 관련 전류가 조건에 따라 더해집니다. 따라서 Ioff를 해석할 때는 전류값뿐 아니라 소자 구조와 Bias, 온도를 함께 확인해야 합니다.