[전자/회로/디스플레이] Gate Driver에서 Bootstrap Capacitor가 필요한 이유

안녕하세요.
“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다.

 

Gate Driver 또는 Scan Driver는 여러 개의 Gate line에 펄스를 순서대로 전달하는 회로입니다. 이전 글에서 Gate Driver의 역할을 살펴봤다면, 이번에는 회로 안에 자주 등장하는 Bootstrap Capacitor가 왜 필요한지 알아보겠습니다.

회로도를 처음 보면 이런 의문이 생길 수 있습니다.

“출력은 CLK가 올려주는 것 같은데, 굳이 커패시터까지 넣어야 할까?”

핵심부터 말하면

Bootstrap Capacitor는 출력 전압이 상승할 때 Pull-up TFT의 Gate 노드도 함께 더 높여 줍니다. 그 결과 출력이 올라가도 Pull-up TFT의 VGS가 충분히 유지되어, Gate line을 원하는 High 전압까지 빠르고 안정적으로 충전할 수 있습니다.

전압을 새로 만들어내는 부품이라기보다, 미리 저장한 전하와 두 노드 사이의 전압 관계를 이용해 부유 노드(Floating Node)를 밀어 올리는 장치라고 이해하면 좋습니다.

---

1. N-type TFT만으로 High 전압을 전달할 때의 문제

Gate Driver에는 큰 Gate line 부하를 충전하는 Pull-up TFT가 있습니다. 이 TFT가 켜지면 CLK 신호가 출력 노드로 전달됩니다.

문제는 출력 전압이 올라갈수록 Pull-up TFT의 Source 전압도 함께 올라간다는 점입니다. Gate 전압이 고정되어 있다면

VGS = VG − VS

이므로 VS가 높아질수록 VGS는 작아집니다. 결국 VGS가 문턱전압(Vth)에 가까워지면 TFT의 구동력이 약해지고, 출력이 목표 전압에 도달하기 전에 상승 속도가 느려질 수 있습니다.

특히 N-type TFT 중심의 회로에서는 High 신호 전달 시 이 문제가 더 직접적으로 드러납니다. 출력 부하가 크거나 동작 시간이 짧다면 작은 구동력 손실도 파형 지연으로 이어질 수 있습니다.

---

2. Bootstrap은 어떤 순서로 동작할까

대표적인 한 단의 동작은 다음 네 단계로 이해할 수 있습니다. 세부 연결은 회로마다 다르지만 핵심 원리는 같습니다.

① Precharge

이전 단의 출력이나 Start 신호가 들어오면 Pull-up TFT의 Gate에 연결된 Q 노드가 먼저 충전됩니다. 이때 Bootstrap Capacitor에도 Q 노드와 출력 노드 사이의 전압 차이가 저장됩니다.

② Floating

Precharge 경로가 꺼지면 Q 노드는 외부 전원에서 잠시 분리된 부유 상태가 됩니다. 완전히 이상적인 절연은 아니지만, 짧은 동작 시간 동안 저장된 전하를 유지하도록 설계합니다.

③ Boosting

CLK가 상승하면서 Pull-up TFT를 통해 출력 전압이 올라갑니다. Q와 출력 사이에 연결된 Bootstrap Capacitor는 양단 전압을 갑자기 바꾸기 어렵기 때문에, 출력의 상승분 일부가 Q 노드에도 전달됩니다.

단순화하면 Q 노드의 상승분은 다음처럼 생각할 수 있습니다.

ΔVQ ≈ Cboot / (Cboot + Cpar) × ΔVOUT

여기서 Cpar는 Q 노드에 연결된 기생 커패시턴스의 합입니다. Cboot가 Cpar보다 충분히 크면 Q 노드가 출력과 함께 효과적으로 상승하고, Pull-up TFT의 VGS가 유지됩니다.

④ Reset

한 줄의 선택 시간이 끝나면 Reset 또는 Pull-down TFT가 Q 노드와 출력을 낮춥니다. 다음 프레임에서도 같은 순서가 반복됩니다.

---

3. 왜 Q 노드가 전원보다 높아질 수 있을까

Bootstrap 파형을 보면 Q 노드가 순간적으로 전원 전압보다 높게 올라가는 경우가 있습니다. 처음 보면 전압이 공짜로 생긴 것처럼 보이지만, 실제로는 그렇지 않습니다.

Precharge 때 커패시터에 저장된 전하가 있고, 이후 한쪽 단자인 출력이 상승하면서 다른 쪽 단자인 Q도 함께 이동한 결과입니다. 이상적인 커패시터에서는 저장 전하가 짧은 시간 동안 유지되므로 두 노드의 전압 차이도 크게 변하지 않습니다.

다만 실제 회로에서는 TFT 누설전류, Q 노드의 기생 커패시턴스, CLK와의 겹침 커패시턴스 때문에 Boost 전압이 줄어듭니다. 따라서 회로 시뮬레이션에서는 최고 전압뿐 아니라 시간이 지나면서 Q 전압이 얼마나 유지되는지도 확인해야 합니다.

---

4. Cboot는 무조건 클수록 좋을까

Cboot가 너무 작으면 Q 노드의 Boost가 부족해 Pull-up TFT의 구동력이 떨어집니다. 반대로 지나치게 크면 다음 문제가 생길 수 있습니다.

• 회로 면적 증가
• CLK가 충전하고 방전해야 할 부하 증가
• 동적 소비전력 증가
• 이전 단계 또는 주변 배선에 대한 결합 증가

즉, Cboot는 “충분히 큰 값”이 필요하지만 무조건 크게 만드는 부품은 아닙니다. Q 노드의 Cpar, Pull-up TFT 크기, Gate line 부하, CLK 주파수, 허용 전압 스트레스를 함께 고려해야 합니다.

---

정리하면

Bootstrap Capacitor의 역할은 세 문장으로 정리할 수 있습니다.

• 출력이 상승할 때 Pull-up TFT의 Gate 노드도 함께 끌어올린다.
• 출력이 높아져도 충분한 VGS를 유지해 High 신호 전달 능력을 확보한다.
• 용량이 작으면 Boost가 부족하고, 너무 크면 면적과 소비전력 부담이 커진다.

Gate Driver의 Bootstrap 동작을 이해하면 Q 노드가 왜 전원보다 높아지는지, Pull-up TFT가 왜 끝까지 켜져 있어야 하는지, 그리고 파형 열화가 어디에서 시작되는지를 한 흐름으로 볼 수 있습니다.

함께 보면 좋은 글

• Gate Driver(Scan Driver)란 무엇인가
• 기생 커패시턴스는 왜 회로를 느리게 만드는가