본문 바로가기
반응형

전체 글92

[전자/소자/기본/반도체] Fermi Level은 도대체 무엇을 의미할까? [전자/소자/기본/반도체] Fermi Level은 도대체 무엇을 의미할까? Energy Band Diagram을 보면 EC, EV와 함께 항상 EF가 등장합니다. 그런데 Fermi Level을 단순히 “전자가 있는 에너지”라고 이해하면 Bandgap 안에 EF가 그려지는 순간부터 혼란이 생깁니다. Bandgap에는 허용된 전자 상태가 없기 때문입니다.Fermi Level은 특정 전자 한 개의 실제 에너지라기보다 전자들이 에너지 상태를 얼마나 채우려 하는지를 나타내는 기준 에너지입니다.핵심부터 말하면열평형에서 Fermi Level EF는 전자의 Chemical Potential입니다. 어떤 에너지 상태가 전자로 채워질 확률은 Fermi-Dirac Distribution으로 결정됩니다.f(E) = 1 / {1 + exp[(E - EF)/(kT)]}E = EF인 허용 상태가 있다면 .. 2026. 10. 20.
[전자/소자/기본/반도체] Carrier Mobility는 온도가 올라가면 왜 감소할까? [전자/소자/기본/반도체] Carrier Mobility는 온도가 올라가면 왜 감소할까? 반도체의 온도가 올라가면 전자와 정공의 열운동은 활발해집니다. 그렇다면 Carrier가 더 빨리 움직여 Mobility도 커질 것 같지만, 일반적인 Silicon의 실온 부근에서는 반대로 Mobility가 감소합니다.그 이유는 Carrier의 열에너지가 증가하는 효과보다 격자 진동에 의한 산란이 강해지는 효과가 더 크게 작용하기 때문입니다.핵심부터 말하면Mobility는 전기장에 의해 만들어지는 평균 Drift Velocity의 크기를 나타냅니다.μ = vd / E온도가 올라가면 Silicon 원자의 Lattice Vibration이 커지고 Phonon 수가 증가합니다. Carrier는 더 자주 방향을 잃어 전기장 방향으로 속도를 축적하기 어려워집니다. 따라서 평균 산란 시간 τ가 짧아지고 Mobilit.. 2026. 10. 20.
[전자/소자/기본/반도체] 전자와 정공의 Mobility는 왜 다를까? 유효질량과 Band Structure [전자/소자/기본/반도체] 전자와 정공의 Mobility는 왜 다를까? 유효질량과 Band Structure 같은 Silicon 안에서 움직이는데도 전자와 정공의 Mobility는 같지 않습니다. 일반적인 Bulk Silicon에서는 전자 Mobility가 정공 Mobility보다 큰 편이며, 이 차이는 CMOS의 nMOS와 pMOS 구동력에도 영향을 줍니다.원인은 단순히 전자가 “더 가볍고 빠른 입자”이기 때문만은 아닙니다. 결정 속 Energy Band의 모양, Effective Mass, 가능한 상태와 Scattering이 함께 결정합니다.핵심부터 말하면낮은 전계에서 Mobility는 직관적으로 다음 관계로 이해할 수 있습니다.μ ≈ q × τ / m*τ는 산란 사이의 평균 시간, m*는 결정 속 Carrier의 Effective Mass입니다. 유효질량이 작고 산란이 적을수록 전기장에 더 쉽게 가속되어 .. 2026. 10. 18.
[전자/소자/기본/반도체] Drift와 Diffusion은 무엇이 다를까? Carrier 이동의 두 원인 [전자/소자/기본/반도체] Drift와 Diffusion은 무엇이 다를까? Carrier 이동의 두 원인 반도체 안의 전자와 정공은 가만히 있지 않습니다. 열운동을 하면서 무작위로 움직이고, 전기장이나 농도 차이가 있으면 전체적으로 한 방향의 흐름이 생깁니다.전기장이 만드는 이동이 Drift, 농도 기울기가 만드는 이동이 Diffusion입니다. 두 현상은 원인이 다르지만 실제 다이오드와 트랜지스터에서는 동시에 나타납니다.핵심부터 말하면Drift: 전기장 E가 Carrier에 힘을 가해 만드는 순이동Diffusion: Carrier가 많은 곳에서 적은 곳으로 퍼지며 만드는 순이동Drift Current는 Carrier 농도, Mobility와 전기장에 비례합니다. Diffusion Current는 농도가 위치에 따라 얼마나 빠르게 변하는지와 Diffusion Coefficient에 의해 결정됩니다.Drift.. 2026. 10. 18.
[전자/소자/기본/반도체] Built-in Potential은 왜 생길까? PN 접합 내부 전기장의 형성 [전자/소자/기본/반도체] Built-in Potential은 왜 생길까? PN 접합 내부 전기장의 형성 n형 반도체와 p형 반도체를 붙이면 접합 내부에 외부 전원 없이도 전기장과 전위 장벽이 생깁니다. 이것을 Built-in Potential(내장 전위) 이라고 합니다.처음부터 전기장이 존재하는 것은 아닙니다. 농도 차이로 Carrier가 확산하고, 움직이지 못하는 이온이 남으면서 전기장이 만들어집니다. 이 전기장이 다시 확산을 막아 평형을 이루는 과정이 핵심입니다.핵심부터 말하면n형 영역에는 전자가 많고 p형 영역에는 정공이 많습니다. 접합하면 전자는 n형에서 p형으로, 정공은 p형에서 n형으로 확산합니다. 접합 근처에서 두 Carrier가 재결합하면 이동 Carrier는 줄고, 고정된 Donor Ion과 Acceptor Ion이 노출됩니다.이 고정 전하가 n형에서 p형 방향의 전기장을 만들고, 전자와 .. 2026. 10. 16.
[전자/소자/기본/반도체] High-k Dielectric은 왜 필요할까? 얇은 SiO₂와 Tunneling Leakage [전자/소자/기본/반도체] High-k Dielectric은 왜 필요할까? 얇은 SiO₂와 Tunneling Leakage High-k Dielectric은 왜 필요할까? 얇은 SiO₂와 Tunneling LeakageMOSFET의 Gate는 Channel과 직접 닿지 않고 Gate Dielectric으로 분리되어 있습니다. 그런데 Gate가 Channel을 강하게 제어하려면 이 절연막은 얇아야 하고, 누설전류를 막으려면 두꺼워야 합니다.High-k Dielectric은 이 모순을 해결하기 위해 등장했습니다. 전기적으로는 얇게 동작하면서 물리적으로는 더 두꺼운 절연막을 만드는 것이 핵심입니다.핵심부터 말하면SiO₂를 계속 얇게 만들면 Gate Capacitance는 증가하지만 전자가 절연막을 Tunneling하여 Gate Leakage가 커집니다. 단순히 SiO₂를 다시 두껍게 하면 누설은 줄지만 Gate의 Channel 제.. 2026. 10. 16.
[전자/소자/반도체/기본] MOSFET에서 왜 채널이 형성될까? Accumulation부터 Inversion까지 [전자/소자/반도체/기본] MOSFET에서 왜 채널이 형성될까? Accumulation부터 Inversion까지 MOSFET을 처음 배울 때 “Gate 전압을 가하면 Channel이 생긴다”는 말을 자주 듣습니다. 하지만 Silicon 안에 없던 통로가 갑자기 만들어지는 것은 아닙니다. Gate의 전기장이 반도체 표면의 Carrier 농도를 바꾸면서 전류가 흐를 수 있는 얇은 영역을 만드는 것입니다.이 과정을 이해하려면 MOSFET보다 먼저 MOS Capacitor를 살펴봐야 합니다.핵심부터 말하면p형 기판의 NMOS를 기준으로 Gate에 양전압을 올리면 다음 순서가 나타납니다.표면의 정공이 밀려나며 Depletion(공핍) 영역이 생깁니다.전압을 더 높이면 전자가 표면에 모입니다.표면이 전자 우세의 n형처럼 바뀌는 Inversion(반전) 상태가 됩니다.이 반전층이 n+ Source와 Drain을 이어 주면 MO.. 2026. 10. 15.
[전자/소자/반도체] GAA Nanosheet의 Sheet 폭은 트랜지스터 성능을 어떻게 바꿀까? [전자/소자/반도체] GAA Nanosheet의 Sheet 폭은 트랜지스터 성능을 어떻게 바꿀까? GAA Nanosheet는 얇은 Silicon Sheet를 Gate가 사방에서 감싸는 구조입니다. 같은 GAA라도 Sheet 폭에 따라 구동전류와 정전용량, 회로 속도가 달라집니다.폭을 넓히면 무조건 더 좋은 트랜지스터가 될까요? 결론은 전류는 커지지만 충전해야 할 Capacitance도 함께 증가하므로 용도와 Cell 면적까지 같이 봐야 한다입니다.핵심부터 말하면Nanosheet 폭 WNS를 늘리면 Gate가 제어하는 Channel 둘레, 즉 Effective Channel Width Weff가 커집니다. 같은 조건에서 더 많은 전하가 흐를 수 있으므로 On Current와 Transconductance가 증가합니다.하지만 넓어진 Channel은 Gate와 Parasitic Capacitance도 키웁.. 2026. 10. 15.
[전자/소자/반도체] FeFET이란 무엇인가? 트랜지스터 하나가 데이터를 기억하는 원리 [전자/소자/반도체] FeFET이란 무엇인가? 트랜지스터 하나가 데이터를 기억하는 원리 일반 MOSFET은 Gate 전압을 제거하면 원래 상태로 돌아갑니다. 그런데 FeFET은 한 번 가한 전압의 흔적을 기억해 전원이 꺼진 뒤에도 서로 다른 전류 상태를 유지할 수 있습니다. 별도의 저장 Capacitor나 Floating Gate 없이 트랜지스터 하나가 Memory Cell이 되는 이유는 Gate Stack 안의 Ferroelectric(강유전체) 에 있습니다.핵심부터 말하면FeFET(Ferroelectric Field-Effect Transistor)은 MOSFET의 Gate 절연막 일부에 Ferroelectric Layer를 넣은 소자입니다. 강유전체의 분극 방향은 외부 전계를 제거해도 남을 수 있으며, 이 Remanent Polarization(잔류 분극) 이 채널에 걸리는 유효 전계.. 2026. 10. 14.
반응형

티스토리툴바