반응형 기생커패시턴스2 [전자/전기/회로/디스플레이]Clock Coupling은 왜 발생할까? 기생 커패시턴스와 전압 변동 디스플레이 회로를 시뮬레이션하다 보면 직접 연결하지 않은 내부 노드가 Clock 신호를 따라 순간적으로 올라가거나 내려가는 모습을 볼 수 있습니다. 회로도에는 선 하나 연결되어 있지 않은데, Clock의 상승·하강 순간마다 전압이 튀는 이유는 무엇일까요?핵심부터 말하면Clock Coupling은 빠르게 변하는 Clock 전압이 두 노드 사이의 기생 커패시턴스(Parasitic Capacitance)를 통해 전하를 전달하면서 발생합니다. 특히 전기적으로 떠 있거나 임피던스가 높은 노드는 들어온 전하를 빠르게 방전하지 못하므로 전압 변동이 크게 나타납니다.같은 원리를 의도적으로 사용하면 Bootstrap이 되고, 원하지 않는 노드에 나타나면 Feedthrough 또는 Coupling Noise가 됩니다.직접.. 2026. 9. 18. [전자/반도체] 기생 커패시턴스(Parasitic Capacitance)는 왜 회로를 느리게 만드는가 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다.반도체나 회로 이야기를 보다 보면 “기생 커패시턴스(Parasitic Capacitance)”라는 말을 자주 보게 됩니다.특히 MOSFET, 배선 지연, 고속 회로, 디스플레이 구동 회로 같은 내용을 볼 때 거의 빠지지 않고 등장합니다.그런데 처음 이 개념을 접하면 이런 생각이 들 수 있습니다.“커패시턴스가 있으면 전하를 저장한다는 건 알겠는데, 그게 왜 회로를 느리게 만들지?”“기생이라는 말 그대로 의도하지 않은 성분이라면, 실제 속도에 얼마나 큰 영향을 주는 걸까?”핵심만 먼저 말하면,기생 커패시턴스는 회로 노드의 전압을 바꾸기 위해 더 많은 전하를 충전하거나 방전하게 만들고, 그 전하를 밀어 넣는 경로에는 항상 유한한 저항이 있기 때문.. 2026. 4. 10. 이전 1 다음 반응형
