반응형 회로설계2 [전자/전기/회로/디스플레이]Clock Coupling은 왜 발생할까? 기생 커패시턴스와 전압 변동 디스플레이 회로를 시뮬레이션하다 보면 직접 연결하지 않은 내부 노드가 Clock 신호를 따라 순간적으로 올라가거나 내려가는 모습을 볼 수 있습니다. 회로도에는 선 하나 연결되어 있지 않은데, Clock의 상승·하강 순간마다 전압이 튀는 이유는 무엇일까요?핵심부터 말하면Clock Coupling은 빠르게 변하는 Clock 전압이 두 노드 사이의 기생 커패시턴스(Parasitic Capacitance)를 통해 전하를 전달하면서 발생합니다. 특히 전기적으로 떠 있거나 임피던스가 높은 노드는 들어온 전하를 빠르게 방전하지 못하므로 전압 변동이 크게 나타납니다.같은 원리를 의도적으로 사용하면 Bootstrap이 되고, 원하지 않는 노드에 나타나면 Feedthrough 또는 Coupling Noise가 됩니다.직접.. 2026. 9. 18. [전자/반도체] 바디 효과(Body Effect)는 문턱전압(Vth)을 어떻게 바꾸는가: 소스 전압이 올라가면 왜 더 안 켜질까 안녕하세요.“기억하고자 하는 모든 것”을 담아내는 리멤버미입니다. MOSFET이나 CMOS 회로를 보다 보면 문턱전압 Vth를 하나의 고정된 값처럼 다루는 경우가 많습니다.그런데 실제 회로에서는 Vth가 항상 그대로 있지 않습니다. 특히 source와 body(또는 bulk, substrate) 사이에 전압이 생기면, 문턱전압 자체가 달라집니다. 이 현상을 바로 바디 효과(Body Effect) 또는 substrate bias effect라고 부릅니다.이번 글은 좀 이해하기 어려울 수 있습니다. 먼저 핵심부터 짚고 차근차근 풀어가겠습니다. 2026.04.09 - [기억하고 싶은 지식/반도체] - [전자/반도체]문턱전압(Vth)이란 무엇인가: 트랜지스터가 켜지는 진짜 기준 [전자/반도체]문턱전압(Vth)이.. 2026. 4. 11. 이전 1 다음 반응형
