[전자/반도체/면접질문] DRC와 LVS는 무엇이며 어떻게 다를까? Layout 검증의 두 질문

Layout에서 선이 깔끔하게 보인다고 원하는 회로가 만들어지는 것은 아닙니다. 반대로 회로 연결이 맞아도 공정이 허용하는 간격을 어기면 문제가 됩니다. DRC와 LVS는 이 서로 다른 질문에 답합니다.

Q1. 면접관 질문

DRC와 LVS의 차이를 설명하고, 하나는 통과했지만 다른 하나는 실패하는 예를 들어 보세요.

Q2. 핵심 원리

DRC: 이 형상이 공정 규칙에 맞는가?

설계 규칙 검사(Design Rule Checking, DRC)는 Layout의 형상과 층 관계가 공정의 Rule Deck을 만족하는지 확인합니다. 대표적으로 최소 폭, 최소 간격, Enclosure, Overlap과 면적·밀도 조건 등이 있습니다.

DRC는 형상·공정 규칙의 적합성을, LVS는 Layout이 기준 회로와 전기적으로 일치하는지를 확인합니다. DRC에는 단순 거리 외의 복잡한 문맥·연결성 기반 규칙도 있으므로 자로 재는 검사만이라고 이해하지는 않아야 합니다.

예를 들어 두 금속선의 간격이 최소 기준보다 좁으면 DRC 위반입니다. 실제로 아직 연결되지 않았더라도 제조 오차에 대한 여유가 부족할 수 있습니다.

LVS: 추출한 회로가 의도한 회로인가?

Layout Versus Schematic(LVS)는 Layout에서 소자와 연결을 추출한 Netlist를 기준 Schematic 또는 Netlist와 비교합니다. 소자 종류·수량·단자 연결과, 설정에 따라 W/L 등 속성도 확인합니다.

단순히 Net 이름 문자열이 모두 같은지를 보는 검사는 아닙니다. 도구가 연결 구조의 대응을 찾으며, 소자 병합·분할이나 대칭 단자 취급은 Rule Deck과 설정에 의존합니다. Synopsys의 LVS 설명은 추출과 비교의 두 단계를 구분합니다.

자주 나타나는 문제에는 Open, Short, 누락·추가 소자, Bulk 연결 오류, 속성 불일치와 Pin 정의 문제가 있습니다. Layer Mapping이나 기준 Netlist가 잘못되어도 불일치가 생길 수 있습니다.

둘 중 하나만 통과하는 상황

• DRC 통과, LVS 실패: Via가 빠져 두 층이 전기적으로 끊겼지만 각각의 형상 자체는 규칙에 맞을 수 있습니다.
• LVS 통과, DRC 실패: 연결은 모두 맞지만 서로 다른 두 Net 사이 간격이 최소 기준보다 좁을 수 있습니다.
• 둘 다 실패: 잘못 놓은 금속 조각이 두 Net을 연결하면서 간격·Enclosure 규칙도 어길 수 있습니다.

검증 항목은 독립적인 목적을 가지지만 실제 수정은 서로 영향을 줍니다. DRC를 고치다가 선을 끊을 수 있고, Open을 고치다가 간격 규칙을 위반할 수 있습니다.

 

실무에서는 어떤 순서로 원인을 좁힐까?

먼저 Top Cell, 기준 Netlist, 공정·Rule Deck 버전과 Layer Mapping 등 실행 입력을 확인합니다. 이후 대표 오류의 위치와 주변 연결을 추적하고 같은 원인의 반복 오류를 묶습니다. 한 개의 Short가 여러 Net 불일치로 번질 수 있어 오류 수만 보고 수정량을 판단하면 안 됩니다.

수정 후에는 영향을 받는 DRC·LVS를 다시 실행하고 최종 데이터 기준 결과를 남겨야 합니다. 화면에서 선을 연결해 보였다는 사실만으로 통과를 선언할 수 없습니다.

DRC·LVS Clean이 동작 보장은 아니다

둘 다 통과해도 기준 회로 자체가 잘못될 수 있고, 기생 RC 때문에 성능이 달라질 수 있습니다. 타이밍, 전원 무결성, 전자 이동(Electromigration), 신뢰성·기능 검증 등이 별도로 필요합니다. Synopsys의 IP 통합 가이드도 LVS만으로 구현 품질을 모두 판별할 수 없음을 설명합니다.

Q3. 30초 답변 예시

DRC는 Layout의 폭·간격·층간 관계 등이 공정 설계 규칙을 만족하는지 검사합니다. LVS는 Layout에서 추출한 소자와 연결을 기준 회로 Netlist와 비교합니다. 따라서 간격이 충분해도 Via가 빠지면 LVS가 실패할 수 있고, 회로 연결이 맞아도 간격이 좁으면 DRC가 실패할 수 있습니다. 두 검증을 모두 통과한 뒤에도 타이밍과 신뢰성 검증은 필요합니다.

Q4. 심화 꼬리 질문

• LVS는 기생 RC도 모두 비교하나요? 기본 목적은 소자·연결의 일치입니다. 기생 성분 추출과 그 영향을 보는 PEX·시뮬레이션은 구분해야 합니다.
• Net 이름이 다르면 무조건 실패하나요? 구조 대응을 통해 일치할 수 있지만 Port·Global Net 등의 정의와 설정에 따라 이름이 중요하게 취급될 수 있습니다.
• 오류 표시를 무시해도 되나요? 의도된 구조라면 허용 근거와 승인된 예외 절차가 있어야 하며 단순히 Marker를 숨기는 것으로 해결되지 않습니다.