[전자/반도체] 2T0C DRAM은 왜 Capacitor가 필요 없을까?

DRAM은 Capacitor에 전하를 저장한다고 배웠는데, 2T0C에는 Capacitor가 없다고 합니다. 그렇다면 데이터는 어디에 남을까요?

2T0C의 ‘0C’는 별도의 저장 Capacitor 소자가 없다는 뜻입니다. 정전용량 자체가 0이라는 뜻은 아닙니다. 대표적인 Gain Cell 구조는 읽기 트랜지스터의 Gate와 저장 노드에 존재하는 정전용량을 활용합니다.

1. 1T1C와 저장 위치가 다르다

일반적인 1T1C DRAM은 접근 트랜지스터와 별도의 저장 Capacitor를 사용합니다. 스위치를 켜서 전하를 쓰고, 읽을 때는 Bit Line과 전하를 나누어 작은 전압 차이를 감지합니다.

2T0C Gain Cell은 쓰기 트랜지스터와 읽기 트랜지스터를 분리합니다. 쓰기 트랜지스터의 한쪽 단자는 쓰기 Bit Line에, 다른 쪽은 저장 노드(SN, Storage Node)에 연결됩니다. 이 저장 노드는 읽기 트랜지스터의 Gate와 이어집니다.

쓰기 트랜지스터를 끄면 저장 노드는 외부와의 전도 경로가 제한된 상태가 됩니다. 여기에 남은 전하가 노드 전압을 유지하고, 그 전압이 읽기 트랜지스터의 전류를 조절합니다. imec의 Capacitor-less IGZO DRAM 원리

2. 두 트랜지스터는 어떻게 동작할까?

대표적인 n형 2T0C 구성을 생각해 보겠습니다. 실제 구현에 따라 극성과 바이어스 방식은 달라질 수 있습니다.

쓰기에서는 WWL(Write Word Line)로 쓰기 트랜지스터를 켜고, WBL(Write Bit Line)의 전압을 저장 노드에 전달합니다. 이후 WWL을 비활성화하면 노드가 그 전압을 일정 시간 유지합니다.

읽기에서는 RBL(Read Bit Line)과 읽기 트랜지스터의 다른 전류 단자 사이에 읽기 바이어스를 줍니다. 이 다른 단자를 RWL(Read Word Line)에 연결하는 구성이 있습니다. 저장 노드가 Gate를 제어하므로 저장 상태에 따라 읽기 전류나 RBL의 전압 변화가 달라집니다.

여기서 읽는 것은 저장 전하를 그대로 꺼내는 양이 아니라, 저장 전압으로 제어된 전류입니다. 이런 방식의 셀을 Gain Cell이라고 부릅니다. 읽기 전류는 외부 읽기 경로에서 공급되며, 별도의 증폭기 부품이 셀마다 추가된다는 뜻은 아닙니다.

3. 읽어도 데이터가 사라지지 않을까?

읽기 트랜지스터의 Gate는 절연막을 통해 채널과 분리됩니다. 따라서 이상적인 읽기에서는 저장 노드의 전하를 Bit Line으로 직접 빼내지 않습니다. 이 때문에 비파괴 읽기(Non-destructive Read)가 가능합니다.

그러나 실제로는 읽기·쓰기 선의 전압 변화가 기생 정전용량을 통해 저장 노드에 전달될 수 있습니다. Gate 누설이나 소자 편차도 영향을 줍니다. 비파괴 읽기라는 표현이 모든 조건에서 읽기 교란이 전혀 없다는 뜻은 아닙니다.

읽기 트랜지스터의 전류가 저장 노드 전압에 의해 제어된다는 Gain Cell의 원리는 2T1C에서도 나타납니다. 2T1C는 별도 Capacitor를 더한 구성이므로 2T0C와 소자 수를 구분해야 합니다. imec의 저장 노드와 Gain Cell 읽기 설명

4. 작은 정전용량으로 얼마나 버틸 수 있을까?

저장 노드의 전체 유효 정전용량을 C_SN이라고 하면, 단순 모델에서 다음 관계를 사용할 수 있습니다.

ΔV_SN ≈ I_leak × t / C_SN

허용 전압 변화가 ΔV허용일 때의 보존 시간은 다음처럼 볼 수 있습니다.

t_ret ≈ C_SN × ΔV허용 / I_leak

누설전류를 일정하다고 가정한 직관용 근사식입니다. 실제 누설은 전압과 온도, 소자 상태에 따라 달라집니다.

식에서 보듯 작은 C_SN을 사용하려면 전하가 빠져나가는 경로를 매우 잘 막아야 합니다. IGZO 같은 산화물 반도체의 낮은 Off Current가 쓰기 트랜지스터에 유리한 이유입니다. 반면 빠른 읽기에는 읽기 트랜지스터의 충분한 On Current도 중요합니다.

5. Capacitor를 빼면 무조건 더 작아질까?

깊고 복잡한 저장 Capacitor를 형성하는 부담을 줄이고, 배선 위 메모리나 수직 집적을 검토할 여지가 생깁니다. 낮은 누설을 활용하는 2T0C는 이런 제조 방향의 후보로 연구됩니다. imec의 Capacitor-less Embedded DRAM 기술 소개

다만 트랜지스터가 두 개이고 읽기·쓰기 배선도 필요합니다. 실제 면적은 평면·수직 배치와 배선 규칙에 따라 달라집니다. Refresh 요구도 실제 보존 시간과 동작 조건으로 판단해야 하므로, 별도 Capacitor가 없다고 비휘발성 메모리가 되는 것은 아닙니다.

2T0C는 전하 저장을 없앤 기술이 아닙니다. 소자에 존재하는 정전용량과 낮은 누설을 활용해, 별도 저장 Capacitor 없이 전압 상태를 유지하는 기술입니다. ‘어디에 저장하는가’와 ‘어떻게 읽는가’를 나누어 보면 구조가 명확해집니다.