[전자/소자/반도체/기본] MOSFET에서 왜 채널이 형성될까? Accumulation부터 Inversion까지

MOSFET을 처음 배울 때 “Gate 전압을 가하면 Channel이 생긴다”는 말을 자주 듣습니다. 하지만 Silicon 안에 없던 통로가 갑자기 만들어지는 것은 아닙니다. Gate의 전기장이 반도체 표면의 Carrier 농도를 바꾸면서 전류가 흐를 수 있는 얇은 영역을 만드는 것입니다.

이 과정을 이해하려면 MOSFET보다 먼저 MOS Capacitor를 살펴봐야 합니다.

핵심부터 말하면

p형 기판의 NMOS를 기준으로 Gate에 양전압을 올리면 다음 순서가 나타납니다.

1. 표면의 정공이 밀려나며 Depletion(공핍) 영역이 생깁니다.
2. 전압을 더 높이면 전자가 표면에 모입니다.
3. 표면이 전자 우세의 n형처럼 바뀌는 Inversion(반전) 상태가 됩니다.
4. 이 반전층이 n+ Source와 Drain을 이어 주면 MOSFET의 Channel이 됩니다.

즉, Channel은 새로운 물질이 아니라 Gate 전기장으로 만든 이동 전자층입니다.

---

MOS Capacitor는 어떤 구조일까

MOS는 Metal-Oxide-Semiconductor의 약자입니다. Gate 전극과 Semiconductor 사이에는 절연막인 Oxide가 있습니다. Oxide가 DC 전류를 막기 때문에 Gate에서 Silicon으로 전자가 직접 흘러 들어가는 것이 아니라, Gate 전압이 만든 전기장이 Silicon 표면의 전하 분포를 바꿉니다.

실제 Gate 재료는 금속 또는 고농도 Poly-Si일 수 있고 절연막도 High-k 재료를 포함할 수 있지만, 전기적 핵심은 같은 Capacitor 구조입니다. 아래 설명은 p형 Silicon 위에 만든 NMOS를 기준으로 합니다.

1. 음의 Gate 전압: Accumulation

p형 Silicon의 Majority Carrier는 정공입니다. Gate에 음전압을 가하면 Gate 쪽에는 음전하가 형성되고, 반도체의 정공은 전기적으로 끌려 Oxide-Silicon Interface 부근에 모입니다.

표면의 Majority Carrier 농도가 Bulk보다 높아지는 상태를 Accumulation(축적) 이라고 합니다. 정공이 더 많이 모였을 뿐 Carrier 종류가 바뀐 것은 아니므로 NMOS의 전자 Channel은 형성되지 않습니다.

2. 작은 양의 Gate 전압: Depletion

Gate 전압을 양의 방향으로 바꾸면 양전하를 띤 정공이 표면에서 밀려납니다. 이동 가능한 정공이 떠난 자리에는 결정 격자에 고정된 음전하의 Ionized Acceptor가 남습니다.

이 영역에는 움직일 수 있는 Majority Carrier가 부족하므로 Depletion Region(공핍 영역) 이라고 부릅니다. Gate 전압을 높일수록 표면전위와 Band Bending이 커지고 공핍층은 어느 정도 더 깊어집니다.

여기서 공핍층은 전하가 완전히 없는 진공 같은 공간이 아닙니다. 이동 Carrier는 적지만 고정된 Acceptor Charge가 존재합니다.

 

---

3. 더 큰 양의 Gate 전압: Inversion

양의 Gate 전압이 계속 증가하면 Silicon의 Energy Band가 표면에서 더 많이 휘어집니다. 그 결과 Minority Carrier인 전자의 표면 농도가 빠르게 증가합니다.

처음에는 전자가 정공보다 적지만, 충분한 표면전위에 도달하면 표면의 전자 농도가 정공 농도보다 커집니다. p형 기판의 표면이 전기적으로 n형처럼 동작하는 이 상태가 Inversion(반전) 입니다.

강한 반전의 대표적 기준은 표면전위 ψs가 대략 2φF에 도달하는 경우입니다. 다만 실제 Threshold Voltage Vth에는 Gate와 Semiconductor의 Work Function 차이, Oxide Charge, Oxide Capacitance, 기판 도핑과 Body Bias가 함께 반영됩니다.

전자는 Gate 금속을 통과해 들어오는 것이 아닙니다. MOS Capacitor에서는 열적 생성과 주변 Contact가 전자를 공급할 수 있고, MOSFET에서는 n+ Source와 Drain이 주요 전자 공급원이 됩니다.

Inversion Layer가 어떻게 Channel이 될까

MOS Capacitor에는 Source와 Drain이 없으므로 반전층이 생겨도 가로 방향으로 전류를 흘릴 두 단자가 없습니다. MOSFET은 Gate 양쪽에 n+ Source와 n+ Drain을 배치합니다.

VGS가 Vth보다 충분히 커지면 Gate 아래에 연속적인 전자 반전층이 형성되어 Source와 Drain을 연결합니다. 여기에 VDS를 인가하면 전자는 Channel을 따라 이동하고, 외부 회로에서 Drain Current가 관측됩니다.

쉽게 말하면 Gate 전압은 “길을 새로 파는 힘”이 아니라 Silicon 표면의 Carrier 구성을 바꾸어 전자가 이동할 수 있는 길을 켜는 힘입니다.

 

---

Threshold 아래에서는 Channel이 전혀 없을까

VGS < Vth라고 해서 전자가 정확히 0개가 되는 것은 아닙니다. 약한 반전 상태에서도 표면 전자 농도는 Gate 전압에 따라 지수적으로 증가하며 Subthreshold Current가 흐릅니다.

따라서 Vth는 Channel이 물리적으로 한순간에 나타나는 절대 경계라기보다, 강한 반전과 실용적인 전류 기준을 나타내는 값입니다. 실제 MOSFET의 On과 Off는 완전히 끊어진 두 상태가 아니라 Carrier 농도와 전류가 연속적으로 변하는 과정입니다.

pMOS에서는 어떻게 달라질까

pMOS는 보통 n형 Body 또는 n-Well에 만듭니다. Gate에 충분히 음의 전압을 가하면 전자가 먼저 밀려나 공핍 영역이 생기고, 이후 정공이 표면에 모여 p형 반전층을 만듭니다.

즉, NMOS와 pMOS의 원리는 같고 전압 극성과 Carrier 종류만 반대입니다.

정리하면

MOSFET의 Channel 형성은 MOS Capacitor의 표면전하 변화에서 시작합니다. p형 기판에서 Gate 전압을 음에서 양으로 변화시키면 표면은 Accumulation, Depletion, Inversion 순서로 바뀝니다.

충분한 양의 Gate 전압이 만들어 낸 전자 반전층이 n+ Source와 Drain을 연결하면 NMOS Channel이 됩니다. 결국 MOSFET은 Gate가 전기장으로 반도체 표면의 Carrier 농도를 조절해 전류 통로를 켜고 끄는 소자입니다.

참고 자료

• S. M. Sze, Kwok K. Ng, Physics of Semiconductor Devices, MOS Capacitor 및 MOSFET 장
• Y. Tsividis, C. McAndrew, Operation and Modeling of the MOS Transistor
• Chenming Hu, Modern Semiconductor Devices for Integrated Circuits, MOS Capacitor 및 MOSFET 장