같은 Silicon 안에서 움직이는데도 전자와 정공의 Mobility는 같지 않습니다. 일반적인 Bulk Silicon에서는 전자 Mobility가 정공 Mobility보다 큰 편이며, 이 차이는 CMOS의 nMOS와 pMOS 구동력에도 영향을 줍니다.
원인은 단순히 전자가 “더 가볍고 빠른 입자”이기 때문만은 아닙니다. 결정 속 Energy Band의 모양, Effective Mass, 가능한 상태와 Scattering이 함께 결정합니다.
핵심부터 말하면
낮은 전계에서 Mobility는 직관적으로 다음 관계로 이해할 수 있습니다.
μ ≈ q × τ / m*
τ는 산란 사이의 평균 시간, m*는 결정 속 Carrier의 Effective Mass입니다. 유효질량이 작고 산란이 적을수록 전기장에 더 쉽게 가속되어 Mobility가 커집니다.
Silicon의 전도대 전자와 가전자대 정공은 서로 다른 Band Structure를 경험합니다. 특히 정공은 Heavy-hole, Light-hole 등 여러 Valence Band의 영향을 받아 이동 특성이 더 복잡합니다.
Mobility는 속도 자체가 아니다
Mobility는 전기장에 대한 평균 Drift Velocity의 반응 정도입니다.
μ = vd / E
같은 전기장을 가했을 때 μ가 큰 Carrier가 더 큰 Drift Velocity를 얻습니다. 그러나 Mobility는 Carrier 고유의 영원한 상수가 아닙니다. 재료, 온도, 도핑 농도, 전계, 결정 방향, Strain과 Interface 상태에 따라 달라집니다.
매우 높은 전계에서는 Drift Velocity가 포화되므로 저전계 Mobility만으로 전류를 설명할 수 없습니다.
Effective Mass는 왜 실제 질량과 다를까
결정 안의 전자는 원자들이 만드는 주기적인 Potential 속에서 움직입니다. 외부 힘에 대한 반응은 자유전자 질량보다 Energy Band의 곡률로 표현하는 것이 편리하며, 이를 Effective Mass라고 합니다.
Energy와 Wave Vector의 관계 E-k에서 Band 곡률이 크면 유효질량이 작고, 곡률이 완만하면 유효질량이 큽니다. 단순화하면 다음 관계를 가집니다.
m* ∝ 1 / (Band Curvature)
따라서 같은 전기장과 산란 시간이라도 Band 모양이 다르면 가속 반응과 Mobility가 달라집니다.
전자와 정공은 서로 다른 Band를 본다
전자는 주로 Conduction Band의 바닥 근처 상태를 차지합니다. Silicon의 전도대에는 방향성을 가진 여러 Valley가 있으며, 이동 방향에 따라 Longitudinal Mass와 Transverse Mass의 조합이 달라집니다.
정공은 Valence Band 꼭대기에서 비어 있는 전자 상태를 양전하 Carrier처럼 표현한 것입니다. 이 부근에는 Heavy-hole Band와 Light-hole Band가 함께 존재하고 Spin-orbit Split-off Band도 영향을 줄 수 있습니다.
정공의 상태는 Band Mixing과 방향 의존성이 크고 산란 경로도 복잡합니다. 그 결과 일반적인 Silicon 조건에서는 전자보다 큰 Transport Effective Mass와 불리한 산란 특성이 나타나 Mobility가 낮은 경우가 많습니다.
여기서 “정공이 실제로 무거운 입자”라는 뜻은 아닙니다. 정공은 가전자대 전자의 집단적 움직임을 빈자리로 표현한 Quasiparticle이며, 유효질량은 Band Structure가 정하는 응답 계수입니다.
Scattering도 Mobility 차이를 만든다
Carrier는 결정 안에서 계속 방해를 받습니다.
- Lattice Vibration에 의한 Phonon Scattering
- Ionized Dopant에 의한 Coulomb Scattering
- 결정 결함과 불순물에 의한 산란
- MOS Interface의 Roughness와 Trap에 의한 산란
전자와 정공은 가능한 최종 상태, Band 간 전이와 Wave Function이 다르기 때문에 같은 결함을 만나도 산란률이 같지 않습니다. 즉, Mobility 차이는 m*뿐 아니라 τ의 차이에서도 나옵니다.
MOSFET에서는 왜 Bulk Mobility와 달라질까
MOSFET Channel의 Carrier는 Oxide-Semiconductor Interface 가까이에 갇혀 있습니다. 수직 전계가 강해지면 Surface Roughness Scattering이 증가하고, High-k 절연막에서는 Remote Phonon이나 Fixed Charge의 영향도 받을 수 있습니다.
또한 Wafer 방향과 Channel 방향에 따라 전도대 Valley와 Valence Band의 점유가 달라집니다. Strain Engineering은 Band 구조와 유효질량, 산란을 바꾸어 nMOS 또는 pMOS Mobility를 선택적으로 개선하는 데 사용됩니다.
따라서 “전자 Mobility가 항상 정공보다 정확히 몇 배 높다”는 하나의 숫자로 모든 소자를 설명할 수 없습니다.
CMOS 설계에는 어떤 영향을 줄까
같은 크기와 전압 조건에서 pMOS의 정공 Mobility가 낮으면 Pull-up Current가 nMOS의 Pull-down Current보다 작아질 수 있습니다. 전통적인 CMOS Inverter에서는 Rise/Fall 특성을 맞추기 위해 pMOS 폭을 더 크게 설계하기도 합니다.
하지만 실제 구동력은 Mobility뿐 아니라 Contact Resistance, Velocity Saturation, Threshold Voltage와 Capacitance에도 영향을 받습니다. 최신 구조에서는 단순한 폭 비율만으로 성능을 판단하기 어렵습니다.
정리하면
전자와 정공의 Mobility가 다른 이유는 두 Carrier가 서로 다른 Energy Band에서 움직이기 때문입니다. Band Curvature가 정하는 Effective Mass와 각 Band에서 가능한 Scattering이 함께 μ ≈ qτ/m*를 결정합니다.
Silicon에서는 보통 전자가 정공보다 높은 Mobility를 보이지만, 그 차이는 온도·도핑·전계·결정 방향·Strain과 Interface에 따라 달라집니다. Mobility는 입자의 단순 속성이 아니라 재료와 소자 환경이 함께 만든 수송 특성입니다.
참고 자료
- Mark Lundstrom, Fundamentals of Carrier Transport
- S. M. Sze, Kwok K. Ng, Physics of Semiconductor Devices
- Donald A. Neamen, Semiconductor Physics and Devices
댓글